home *** CD-ROM | disk | FTP | other *** search
/ The Atari Compendium / The Atari Compendium (Toad Computers) (1994).iso / files / prgtools / programm.ing / falcon / nt_dsp1.lzh / NT_DSP1.MSA / CODEC / LOGLINT.ASM < prev    next >
Encoding:
Assembly Source File  |  1989-01-24  |  2.2 KB  |  69 lines
  1. ;
  2. ; This program originally available on the Motorola DSP bulletin board.
  3. ; It is provided under a DISCLAMER OF WARRANTY available from
  4. ; Motorola DSP Operation, 6501 Wm. Cannon Drive W., Austin, Tx., 78735.
  5. ; 
  6. ; Companded CODEC to/from Linear Data Conversion Test Program
  7. ; 
  8. ; Last Update 20 Apr 87   Version 1.0
  9. ;
  10.     page        132
  11. loglint ident   1,0
  12. ;
  13. ; CODEC to DSP56001 interface program used to test LOGLIN and LINLOG
  14. ; macros on the DSP56001 Application Development System (ADS) hardware.
  15. ; The SSI interface is used for analog I/O with a mu-law formatted Motorola
  16. ; MC14402 CODEC.  Bit sync and frame sync clocks are generated by the SSI
  17. ; internal clock generator.
  18. ;
  19. ; Latest Revision - April 20, 1987
  20. ; Tested and verified - April 20, 1987
  21. ;
  22.         opt     mex
  23.         nolist
  24.         include 'dsplib:ioequ'
  25.         include 'dsplib:loglin'
  26.         include 'dsplib:linlog'
  27.         list
  28. ;
  29. ; Cold start (reset)
  30. ;
  31.         org     p:0
  32.         jmp     <start
  33. ;
  34. ; Initialize peripherals
  35. ;
  36.         org     p:$100
  37. start   movep   #0,x:M_BCR              ;set for zero wait state memory
  38.         or      #$4,omr                 ;enable mu/a-law lookup table
  39.         movep   #0,x:M_PCC              ;reset SSI and Port C pins
  40.         movep   #$000127,x:M_CRA        ;init SSI for 128.125 KHz continuous
  41.                                         ; clock (PSR=0,PM=40-1), 8.008 KHz
  42.         movep   #$003230,x:M_CRB        ; word length frame sync (WL=8 bits,
  43.                                         ; DC=2-1) using a 20.5 MHz DSP clock.
  44.         movep   #$1e0,x:M_PCC           ;init PC5-PC8 as SSI pins
  45. ;
  46. ; Receive SSI data
  47. ;
  48. datain  jclr    #M_RDF,x:M_SR,datain    ;loop until receive data available
  49.         movep   x:M_RX,a1               ;read SSI receive data register
  50. ;
  51. ; Convert mu-law data to linear fraction
  52. ;
  53.         mulin
  54. ;
  55. ; Insert digital signal processing here
  56. ;
  57.         nop
  58. ;
  59. ; Convert linear fraction to mu-law data
  60. ;
  61.         linmu
  62. ;
  63. ; Transmit SSI data
  64. ;
  65. dataout jclr    #M_TDE,x:M_SR,dataout   ;loop until transmit ready
  66.         movep   a1,x:M_TX               ;write SSI transmit data register
  67.         jmp     <datain                 ;do it again
  68.         end     start
  69.